반도체 위에 필요한 물질을 원자 단위로 쌓는 기술

반도체 제조공정을 공부하다 보면 식각(Etching)​이라는 단어와 함께 자주 등장하는 공정이 있습니다.

바로 증착(Deposition)​입니다.

앞선 글에서 식각은 웨이퍼 위의 필요 없는 물질을 선택적으로 제거하는 과정이라고 설명했습니다.

그렇다면 식각만 하면 반도체가 완성될까요?

그렇지 않습니다.

반도체를 만들기 위해서는 필요한 물질을 웨이퍼 위에 다시 쌓아야 합니다.

예를 들어 절연막이 필요하면 절연막을 만들고, 전기가 흐르는 금속층이 필요하면 금속막을 만들고, 트랜지스터의 동작에 필요한 여러 층의 박막을 차례대로 형성해야 합니다.

이렇게 기판 위에 아주 얇은 막을 형성하는 공정이 바로 증착 공정입니다.

쉽게 표현하면,

식각이 ‘필요 없는 부분을 깎아내는 기술’이라면 증착은 ‘필요한 물질을 원하는 위치에 쌓는 기술’입니다.

반도체 제조는 이 두 가지 작업이 반복되면서 점점 복잡한 구조를 만들어 갑니다.

증착은 왜 필요한 것일까?

반도체 칩을 확대해서 보면 단순한 실리콘 덩어리가 아닙니다.

실리콘을 기반으로 여러 종류의 물질이 층층이 쌓여 있습니다.

전기가 흐르는 곳과 흐르지 않는 곳을 구분하기 위한 절연막, 전기 신호를 전달하기 위한 ​금속막, 트랜지스터를 구성하는 다양한 재료 등이 서로 다른 역할을 하면서 하나의 회로를 구성합니다.

이러한 구조를 만들려면 웨이퍼 위에 필요한 물질을 아주 얇고 균일하게 형성해야 합니다.

여기서 중요한 것은 단순히 ‘막을 만든다’는 것이 아닙니다.

반도체에서는 막의 두께가 수 나노미터 수준으로 달라져도 전기적 특성이 달라질 수 있습니다.

또한 웨이퍼 전체에서 막의 두께가 일정해야 하고, 미세한 구멍이나 굴곡이 있는 구조에서도 원하는 위치에 균일하게 막이 형성되어야 합니다.

그래서 증착 공정은 단순한 코팅 기술이 아니라 반도체의 구조와 성능을 결정하는 핵심 공정으로 취급됩니다.

증착을 가장 쉽게 이해하는 방법

증착을 이해하기 어려울 때는 벽돌을 쌓는 과정을 떠올리면 좋습니다.

건물을 만들 때 벽돌을 필요한 위치에 하나씩 쌓아 올려 원하는 구조를 만듭니다.

반도체의 증착도 기본적인 개념은 비슷합니다.

다만 일반적인 벽돌이 아니라 원자나 분자 수준의 매우 작은 입자를 이용해 얇은 막을 형성한다는 점이 다릅니다.

그리고 반도체에서는 단순히 많이 쌓는 것이 중요한 것이 아닙니다.

얼마나 얇게, 얼마나 균일하게, 얼마나 깨끗하게, 원하는 재료만 형성할 수 있는가​가 중요합니다.

그래서 증착 장비에서는 온도, 압력, 가스의 종류와 유량, 플라즈마 조건 등 여러 변수를 정밀하게 관리합니다.

증착은 어떻게 이루어질까?

증착 방법은 매우 다양하지만 반도체에서 대표적으로 알아둘 기술은 PVD, CVD, ALD​입니다.

이름만 보면 어렵지만 원리를 비교하면 차이가 명확합니다.

방식	기본 원리	쉽게 이해하면	특징
PVD	고체 재료를 기화·방출해 기판에 형성	재료를 날려서 붙인다	금속막 형성 등에 활용
CVD	기체 원료가 기판 표면에서 화학반응	가스로 새로운 막을 만든다	다양한 박막 형성에 활용
ALD	표면 반응을 단계적으로 반복	원자층을 한 층씩 쌓는다	매우 얇고 균일한 막 형성에 유리

이 세 가지를 하나씩 살펴보겠습니다.

PVD는 재료를 기화시켜 표면에 쌓는다

PVD(Physical Vapor Deposition)​는 물리적 기상 증착입니다.

말 그대로 재료를 물리적인 방법으로 기화하거나 튀겨낸 뒤 기판 표면에 도달시키는 방식입니다.

대표적인 방법으로는 스퍼터링(Sputtering)​과 증발 증착이 있습니다.

특히 스퍼터링은 반도체와 디스플레이, 다양한 금속 박막 형성 분야에서 널리 사용됩니다.

원리를 간단하게 표현하면 다음과 같습니다.

금속 타깃
████████████

   ↑ 이온 충돌
   ↑ ↑ ↑

  ● ● ● ●
   ↓ ↓ ↓
   ↓ ↓ ↓

──────────────
    웨이퍼
──────────────

플라즈마에서 발생한 이온이 금속 타깃에 충돌하면 타깃의 원자가 튀어나오고, 이 원자들이 웨이퍼 표면에 도달하면서 박막을 형성합니다.

쉽게 말하면 원재료를 물리적으로 떼어내 웨이퍼 위에 쌓는 방식입니다.

PVD의 장점

PVD는 금속이나 특정 재료의 박막을 형성하는 데 유용합니다.

또한 공정 조건에 따라 비교적 낮은 온도에서 증착할 수 있다는 장점이 있습니다.

하지만 복잡한 3차원 구조의 깊은 곳까지 균일하게 막을 형성하는 데에는 한계가 있을 수 있습니다.

입자가 특정 방향으로 이동하는 특성이 있기 때문입니다.

따라서 구조가 복잡해질수록 단순한 PVD만으로 원하는 막을 형성하기 어려워질 수 있습니다.

CVD는 기체를 이용해 새로운 막을 만든다

CVD(Chemical Vapor Deposition)​는 화학적 기상 증착입니다.

PVD가 원재료를 물리적으로 날려 보내는 방식이라면 CVD는 기체 상태의 원료를 웨이퍼 표면에 공급하고 화학반응을 일으켜 고체 박막을 형성하는 방식입니다.

간단하게 표현하면 다음과 같습니다.

원료 가스
↓ ↓ ↓ ↓ ↓

┌──────────────┐
│    챔버      │
│              │
│  화학 반응   │
└──────────────┘
──────────────
    웨이퍼
──────────────
      ↓
   박막 형성

기체 상태의 원료가 웨이퍼 표면으로 이동한 뒤 여러 반응을 거치면서 고체 형태의 막이 만들어집니다.

이 때문에 PVD와 달리 기판의 표면 상태와 구조에 따라 비교적 복잡한 형태의 박막을 형성하는 데 유리한 경우가 있습니다.

CVD는 반도체에서 절연막이나 다양한 기능성 박막을 형성하는 데 폭넓게 사용됩니다.

CVD가 복잡한 구조에 유리한 이유

반도체 구조가 복잡해질수록 단순히 평평한 표면에 막을 입히는 것만으로는 부족합니다.

좁은 공간이나 굴곡진 부분에도 막이 형성되어야 하기 때문입니다.

CVD는 기체 상태의 원료가 표면까지 이동해 반응하기 때문에 PVD보다 복잡한 구조에서 균일한 막을 형성하는 데 유리한 경우가 있습니다.

다만 CVD라고 해서 모든 구조에 완벽하게 균일한 막을 형성할 수 있는 것은 아닙니다.

구조의 깊이와 폭, 재료, 온도, 압력, 가스 조건 등에 따라 막의 균일성이 달라집니다.

그리고 이런 한계를 더 극복하기 위해 등장한 중요한 기술이 바로 ALD입니다.

ALD는 원자층을 한 층씩 쌓는다

ALD(Atomic Layer Deposition)​는 우리말로 원자층 증착이라고 합니다.

이름 그대로 원자 수준의 매우 얇은 막을 한 층씩 형성하는 기술입니다.

ALD의 가장 큰 특징은 여러 종류의 가스를 한꺼번에 반응시키는 것이 아니라 전구체와 반응 가스를 순차적으로 공급하면서 표면에서 반응을 반복한다는 것입니다.

개념적으로 보면 다음과 같습니다.

① 첫 번째 가스 공급
        ↓
   표면에 흡착

② 퍼지
        ↓
   남은 가스 제거

③ 두 번째 가스 공급
        ↓
   표면에서 반응

④ 다시 퍼지
        ↓
   다음 사이클 준비

→ 이 과정을 반복
→ 아주 얇은 막 형성

이런 방식으로 막의 두께를 매우 정밀하게 제어할 수 있습니다.

특히 반도체 구조가 점점 작아지고 복잡해지면서 얇고 균일한 막을 형성하는 능력이 중요해졌고, ALD의 중요성도 함께 커지고 있습니다.

PVD, CVD, ALD를 한 번에 이해하기

세 기술의 차이를 어렵게 외울 필요는 없습니다.

다음과 같이 기억하면 됩니다.

PVD

→ 재료를 물리적으로 떼어낸다.

→ 웨이퍼에 날려 보낸다.

CVD

→ 기체 원료를 공급한다.

→ 표면에서 화학반응을 일으켜 막을 만든다.

ALD

→ 원료를 순차적으로 공급한다.

→ 표면 반응을 반복하면서 원자층 수준으로 막을 쌓는다.

즉,

PVD = 날려서 쌓기

CVD = 반응시켜 쌓기

ALD = 한 층씩 정밀하게 쌓기

라고 기억하면 쉽습니다.

증착과 식각은 서로 반대되는 공정일까?

어느 정도는 그렇게 생각할 수 있지만 정확하게는 조금 다릅니다.

식각은 물질을 제거하고 증착은 물질을 형성하기 때문에 서로 반대되는 역할을 하는 것처럼 보입니다.

실제 반도체 제조에서는 이 두 공정이 반복적으로 연결됩니다.

예를 들어,

막 형성 → 노광 → 식각 → 새로운 막 형성 → 다시 패턴 형성 → 식각

과 같은 과정이 반복되면서 점점 복잡한 회로 구조가 만들어집니다.

따라서 반도체 제조공정을 이해할 때 증착과 식각을 따로 공부하기보다는 ‘쌓고 깎는 과정이 반복된다’​고 생각하면 전체 흐름을 이해하기 쉬워집니다.

왜 증착은 그렇게 얇아야 할까?

일반적인 제품에서는 코팅이 두꺼우면 튼튼하다고 생각하기 쉽습니다.

하지만 반도체에서는 반드시 그렇지 않습니다.

반도체에서 중요한 것은 필요한 기능을 수행할 수 있는 정확한 두께입니다.

예를 들어 절연막이 너무 두껍거나 얇으면 전기적 특성이 달라질 수 있습니다.

금속막의 두께가 달라져도 전기적 특성과 저항 등에 영향을 줄 수 있습니다.

또한 미세한 회로에서는 아주 작은 두께 차이도 전체 구조의 균일성에 영향을 줄 수 있습니다.

그래서 증착에서는 단순히 ‘두껍게 잘 쌓는 것’이 아니라

원하는 두께를 정확하게 형성하는 것

이 중요합니다.

증착에서 가장 무서운 것은 ‘먼지’다

증착 공정을 이해할 때 빼놓을 수 없는 것이 파티클(Particle)​입니다.

반도체 제조에서는 눈에 보이지 않을 정도로 작은 먼지 하나도 문제가 될 수 있습니다.

웨이퍼 위에 불순물이 하나 올라가면 그 부분에 박막이 제대로 형성되지 않거나 이후의 식각과 패터닝 과정에서 문제가 발생할 수 있습니다.

결국 작은 오염 하나가 반도체의 불량으로 이어질 수 있습니다.

그래서 반도체 증착 장비는 일반적인 제조 장비보다 훨씬 엄격하게 오염을 관리합니다.

챔버 내부의 상태, 가스의 순도, 장비 부품의 상태, 웨이퍼 표면의 청정도 등을 모두 관리해야 합니다.

왜 증착 장비에서 진공이 중요할까?

많은 사람이 증착 공정을 처음 배울 때 이런 질문을 합니다.

“왜 굳이 진공까지 만들어야 할까?”

가장 큰 이유 중 하나는 원하는 재료가 불필요한 공기 분자와 충돌하거나 원하지 않는 반응을 일으키는 것을 줄이기 위해서입니다.

특히 PVD에서는 증착되는 입자가 기판까지 이동하는 과정에서 공기 분자와 충돌하면 원하는 방향과 속도로 이동하기 어려워집니다.

CVD나 ALD에서도 공정에 필요한 가스와 반응을 정밀하게 제어하기 위해 챔버 내부의 압력과 분위기를 엄격하게 관리합니다.

따라서 진공은 단순히 ‘깨끗한 환경’을 만드는 것 이상의 의미를 갖습니다.

원하는 증착 반응을 안정적으로 제어하기 위한 중요한 공정 환경인 것입니다.

증착은 반도체에만 사용될까?

그렇지 않습니다.

증착 기술은 다양한 산업에서 사용됩니다.

대표적으로 디스플레이, 태양전지, 센서, 광학 부품, 자동차 부품, 장식용 표면 처리 등에서도 박막 형성 기술이 활용됩니다.

우리가 사용하는 안경렌즈의 반사방지 코팅에도 여러 종류의 얇은 막을 형성하는 기술이 사용될 수 있습니다.

건물의 기능성 유리에도 특정 파장의 빛을 반사하거나 열의 이동을 줄이기 위해 얇은 막을 형성하는 기술이 활용됩니다.

다만 모든 표면 코팅이 증착 공정으로 만들어지는 것은 아닙니다.

제품과 코팅의 목적에 따라 용액 코팅, 스프레이, 전기도금 등 다양한 방법이 사용됩니다.

증착은 그중에서도 아주 얇고 정밀한 박막을 형성해야 하는 분야에서 특히 중요한 기술이라고 이해하는 것이 정확합니다.

자주 묻는 질문

Q. 증착과 코팅은 같은 것인가요?

비슷한 개념으로 볼 수 있지만 완전히 같은 말은 아닙니다.

코팅은 표면에 특정 물질을 입히는 넓은 개념이고, 증착은 그중에서도 특정 방식으로 박막을 형성하는 제조 기술을 의미합니다.

따라서 모든 코팅이 증착인 것은 아닙니다.

Q. PVD와 CVD 중 어떤 것이 더 좋은가요?

어느 하나가 무조건 우수한 것은 아닙니다.

PVD는 금속 박막 등을 형성하는 데 유용하고, CVD는 다양한 재료의 박막을 형성하면서 구조적인 특성에 따라 활용할 수 있습니다.

공정의 목적과 재료, 온도 조건, 구조의 형태 등에 따라 적절한 방식을 선택합니다.

Q. ALD가 가장 좋은 증착 방법인가요?

ALD는 매우 얇고 균일한 막을 정밀하게 형성하는 데 강점이 있지만 공정 속도가 느릴 수 있고 모든 상황에서 필요한 것은 아닙니다.

넓은 면적에 빠르게 막을 형성해야 한다면 다른 증착 방법이 더 적합할 수 있습니다.

결국 중요한 것은 가장 좋은 기술을 고르는 것이 아니라 목적에 맞는 기술을 선택하는 것입니다.

Q. 증착 두께가 조금 달라져도 괜찮나요?

반도체에서는 공정에 따라 다르지만 작은 두께 차이도 문제가 될 수 있습니다.

특히 전기적 특성에 직접 영향을 주는 막이나 미세한 구조를 형성하는 경우에는 두께의 균일성과 재현성이 매우 중요합니다.

그래서 증착 공정에서는 막의 두께뿐만 아니라 웨이퍼 전체의 균일도와 막의 품질까지 함께 관리합니다.

증착 공정의 핵심은 ‘쌓는 것’이 아니라 ‘정확하게 쌓는 것’

증착 공정을 처음 공부할 때는 단순히

“웨이퍼 위에 막을 쌓는 공정”

이라고 기억해도 충분합니다.

하지만 조금 더 깊게 들어가면 증착의 진짜 어려움이 보입니다.

얼마나 얇게 쌓을 것인지,

어떤 재료를 사용할 것인지,

웨이퍼 전체에 얼마나 균일하게 형성할 것인지,

복잡한 구조의 안쪽까지 얼마나 잘 형성할 것인지,

그리고 원하는 전기적·물리적 특성을 어떻게 확보할 것인지가 모두 중요합니다.

그래서 반도체가 미세해질수록 증착 기술도 함께 발전해 왔습니다.

PVD에서 CVD로, 그리고 더 정밀한 막 제어가 필요한 영역에서는 ALD까지.

결국 증착 기술의 발전은 반도체가 더 작고 더 복잡한 구조를 만들 수 있도록 뒷받침해 왔습니다.

앞선 Part 6-12에서 식각을 ‘필요 없는 부분을 깎아내는 기술’​이라고 배웠다면, Part 6-14에서는 증착을 이렇게 기억하면 됩니다.

“반도체를 만들기 위해 필요한 재료를 아주 얇고 정확하게 쌓아 올리는 기술.”

반도체는 한 번 쌓고 끝나는 것이 아닙니다.

증착하고, 패턴을 만들고, 식각하고, 다시 증착하는 과정이 반복되면서 수많은 층과 구조가 만들어집니다.

결국 손톱보다 작은 반도체 안에 수많은 회로가 들어갈 수 있는 이유는 단순히 회로를 작게 그리는 기술만 있어서가 아닙니다.

원자와 분자 수준에서 물질을 쌓고 깎아내는 증착과 식각 기술이 함께 발전했기 때문입니다.